静态随机存储器 SRAM
SRAM 使用双稳态触发器（六晶体管 MOS）来记忆信息。
动态随机存储器 DRAM
DRAM 利用存储元电路中栅极电容上的电荷来存储信息的，DRAM 的基本存储元通常只使用一个晶体管，所以集成度高。
行缓冲器用来缓存一行的数据，大小为列数乘位平面，通常用 SRAM 实现。
Tip
一个 的 DRAM 芯片，位平面是 。
读取 DRAM 数据
DRAM 使用了地址线复用技术，先根据行地址，将一整行的数据存入行缓冲区后，再根据列地址，取出这一行中某一列的位平面中的数据。
DRAM 的刷新
对同一行相邻两次刷新的时间间隔称为刷新周期，通常是 2ms。常用以下三种刷新方式：
- 集中刷新：在一个刷新周期内，利用一段固定的时间，对存储器的所有行进行再生
- 优点：读/写操作时不受刷新工作的影响
- 缺点：集中刷新期间（死区）时不能访问存储器
- 分散刷新：将存储器系统的工作周期设置为原存取周期的两倍，多出来的时间用于刷新，如原存取周期为 0.5μs，则系统的存取周期为 1μs
- 优点：没有死区
- 缺点：延长了存取周期
- 异步刷新：将刷新周期除以行数，得到相邻两行之间刷新的时间间隔 t，则每隔 t 产生一次刷新请求
- 优点：分散了死区，避免让 CPU 等待太久
Tip
- DRAM 刷新对 CPU 是透明的；
- DRAM 的刷新单位是行；
- 刷新操作类似于读操作，占用一个存取周期，但又有所不同。
SDRAM（同步 DRAM）
传统 DRAM 与 CPU 采用异步方式交换数据，CPU 发出地址和控制信号后，一直到数据读/写完成之前，CPU 不能做其他工作。
SDRAM 与 CPU 采用同步方式交换数据，在数据读/写完成之前，CPU 可以做其他工作，支持突发传输方式。
地址引脚复用
DRAM 在存取时，将行地址和列地址通过相同的引脚分先后两次输入，使引脚数可以节省一半。
DRAM 行、列数的优化
- 为减少地址引脚数，应尽量使行、列位数相同
- 由于 DRAM 按行刷新，所以应使行数较少，以减少刷新开销，要满足